La unidad central de procesamiento, UCP o CPU (por el acrónimo en inglés de central processing unit), o simplemente el procesador o microprocesador, es el componente del computador y otros dispositivos programables, que interpreta las instrucciones contenidas en los programas y procesa los datos. Los CPU proporcionan la característica fundamental de la computadora digital (la programabilidad) y son uno de los componentes necesarios encontrados en las computadoras de cualquier tiempo, junto con el almacenamiento primario y los dispositivos de entrada/salida. Se conoce como microprocesador el CPU que es manufacturado con circuitos integrados. Desde mediados de los años 1970,
los microprocesadores de un solo chip han reemplazado casi totalmente
todos los tipos de CPU, y hoy en día, el término "CPU" es aplicado
usualmente a todos los microprocesadores.
La expresión "unidad central de proceso" es, en términos generales,
una descripción de una cierta clase de máquinas de lógica que pueden
ejecutar complejos programas
de computadora. Esta amplia definición puede fácilmente ser aplicada a
muchos de los primeros computadores que existieron mucho antes que el
término "CPU" estuviera en amplio uso. Sin embargo, el término en sí
mismo y su acrónimo han estado en uso en la industria de la informática
por lo menos desde el principio de los años 1960.
La forma, el diseño y la implementación de los CPU ha cambiado
drásticamente desde los primeros ejemplos, pero su operación fundamental
ha permanecido bastante similar.
Los primeros CPU fueron diseñados a la medida como parte de una
computadora más grande, generalmente una computadora única en su
especie. Sin embargo, este costoso método de diseñar los CPU a la
medida, para una aplicación particular, ha desaparecido en gran parte y
se ha sustituido por el desarrollo de clases de procesadores baratos y
estandarizados adaptados para uno o muchos propósitos. Esta tendencia de
estandarización comenzó generalmente en la era de los transistores discretos, computadoras centrales, y microcomputadoras, y fue acelerada rápidamente con la popularización del circuito integrado (IC), éste ha permitido que sean diseñados y fabricados CPU más complejos en espacios pequeños (en la orden de milímetros).
Tanto la miniaturización como la estandarización de los CPU han
aumentado la presencia de estos dispositivos digitales en la vida
moderna mucho más allá de las aplicaciones limitadas de máquinas de
computación dedicadas. Los microprocesadores modernos aparecen en todo,
desde automóviles, televisores, neveras, calculadoras, aviones, hasta teléfonos móviles o celulares, juguetes, entre otros.
Historia
Casi todos los CPU tratan con estados discretos, y por lo tanto
requieren una cierta clase de elementos de conmutación para diferenciar y
cambiar estos estados. Antes de la aceptación comercial del transistor, los relés eléctricos y los tubos de vacío
(válvulas termoiónicas) eran usados comúnmente como elementos de
conmutación. Aunque éstos tenían distintas ventajas de velocidad sobre
los anteriores diseños puramente mecánicos, no eran fiables por varias
razones. Por ejemplo, hacer circuitos de lógica secuencial de corriente directa requería hardware adicional para hacer frente al problema del rebote de contacto.
Por otro lado, mientras que los tubos de vacío no sufren del rebote de
contacto, éstos deben calentarse antes de llegar a estar completamente
operacionales y eventualmente fallan y dejan de funcionar por completo.
Generalmente, cuando un tubo ha fallado, la CPU tendría que ser
diagnosticada para localizar el componente que falla para que pueda ser
reemplazado. Por lo tanto, los primeros computadores electrónicos,
(basados en tubos de vacío), generalmente eran más rápidos pero menos
confiables que las computadoras electromecánicas, (basadas en relés).
Las computadoras de tubo, como el EDVAC,
tendieron en tener un promedio de ocho horas entre fallas, mientras que
las computadoras de relés, (anteriores y más lentas), como el Harvard Mark I,
fallaban muy raramente. Al final, los CPU basados en tubo llegaron a
ser dominantes porque las significativas ventajas de velocidad
producidas generalmente pesaban más que los problemas de confiabilidad.
La mayor parte de estos tempranos CPU síncronos corrían en frecuencias de reloj
bajas comparadas con los modernos diseños microelectrónicos, (ver más
abajo para una exposición sobre la frecuencia de reloj). Eran muy
comunes en este tiempo las frecuencias de la señal del reloj con un
rango desde 100 kHz hasta 4 MHz, limitado en gran parte por la velocidad de los dispositivos de conmutación con los que fueron construidos.
CPU de transistores y de circuitos integrados discretos
La complejidad del diseño de los CPU se incrementó a medida
que varias tecnologías facilitaron la construcción de dispositivos
electrónicos más pequeños y confiables. La primera de esas mejoras vino
con el advenimiento del transistor. Los CPU transistorizados durante los años 1950 y los años 1960
no tuvieron que ser construidos con elementos de conmutación abultados,
no fiables, y frágiles, como los tubos de vacío y los relés eléctricos.
Con esta mejora, fueron construidos CPU más complejos y más confiables
sobre una o varias tarjetas de circuito impreso que contenían componentes discretos (individuales).
Durante este período, ganó popularidad un método de fabricar muchos transistores en un espacio compacto. El circuito integrado (IC) permitió que una gran cantidad de transistores fueran fabricados en una simple oblea basada en semiconductor o "chip". Al principio, solamente circuitos digitales muy básicos, no especializados, como las puertas NOR
fueron miniaturizados en IC. Los CPU basadas en estos IC de "bloques de
construcción" generalmente son referidos como dispositivos de pequeña
escala de integración "small-scale integration" (SSI). Los circuitos integrados SSI, como los usados en el computador guía del Apollo
(Apollo Guidance Computer), usualmente contenían transistores que se
contaban en números de múltiplos de diez. Construir un CPU completo
usando IC SSI requería miles de chips individuales, pero todavía
consumía mucho menos espacio y energía que diseños anteriores de
transistores discretos. A medida que la tecnología microelectrónica
avanzó, en los IC fue colocado un número creciente de transistores,
disminuyendo así la cantidad de IC individuales necesarios para un CPU
completo. Los circuitos integrados MSI y el LSI (de mediana y gran escala de integración) aumentaron el número de transistores a cientos, y luego a miles.
En 1964, IBM introdujo su arquitectura de computador System/360,
que fue usada en una serie de computadores que podían ejecutar los
mismos programas con velocidades y desempeños diferentes. Esto fue
significativo en un tiempo en que la mayoría de las computadoras
electrónicas eran incompatibles entre sí, incluso las hechas por el
mismo fabricante. Para facilitar esta mejora, IBM utilizó el concepto de
microprograma, a menudo llamado "microcódigo", ampliamente usado aún en los CPU modernos. La arquitectura System/360 era tan popular que dominó el mercado del mainframe durante las siguientes décadas y dejó una herencia que todavía aún perdura en las computadoras modernas, como el IBM zSeries. En el mismo año de 1964, Digital Equipment Corporation (DEC) introdujo otro computador que sería muy influyente, dirigido a los mercados científicos y de investigación, el PDP-8. DEC introduciría más adelante la muy popular línea del PDP-11,
que originalmente fue construido con IC SSI pero eventualmente fue
implementado con componentes LSI cuando se convirtieron en prácticos. En
fuerte contraste con sus precursores hechos con tecnología SSI y MSI,
la primera implementación LSI del PDP-11 contenía un CPU integrado
únicamente por cuatro circuitos integrados LSI.
Los computadores basados en transistores tenían varias ventajas
frente a sus predecesores. Aparte de facilitar una creciente fiabilidad y
un menor consumo de energía, los transistores también permitían al CPU
operar a velocidades mucho más altas debido al corto tiempo de
conmutación de un transistor en comparación a un tubo o relé. Gracias
tanto a esta creciente fiabilidad como al dramático incremento de
velocidad de los elementos de conmutación que por este tiempo eran casi
exclusivamente transistores, se fueron alcanzando frecuencias de reloj
del CPU de decenas de megahertz. Además, mientras que los CPU de
transistores discretos y circuitos integrados se usaban comúnmente,
comenzaron a aparecer los nuevos diseños de alto rendimiento como procesadores vectoriales SIMD
(Single Instruction Multiple Data) (Simple Instrucción Múltiples
Datos). Estos primeros diseños experimentales dieron lugar más adelante a
la era de las supercomputadoras especializadas, como los hechos por Cray Inc.
Microprocesadores
Las generaciones previas de CPUs fueron implementadas como
componentes discretos y numerosos circuitos integrados de pequeña escala
de integración en una o más tarjetas de circuitos. Por otro lado, los
microprocesadores son CPUs fabricados con un número muy pequeño de IC;
usualmente solo uno. El tamaño más pequeño del CPU, como resultado de
estar implementado en una simple pastilla, significa tiempos de
conmutación más rápidos debido a factores físicos como el decrecimiento
de la capacitancia parásita de las puertas.
Esto ha permitido que los microprocesadores síncronos tengan tiempos de
reloj con un rango de decenas de megahercios a varios gigahercios.
Adicionalmente, como ha aumentado la capacidad de construir transistores
excesivamente pequeños en un IC, la complejidad y el número de
transistores en un simple CPU también se ha incrementado dramáticamente.
Esta tendencia ampliamente observada es descrita por la ley de Moore, que ha demostrado hasta la fecha, ser una predicción bastante exacta del crecimiento de la complejidad de los CPUs y otros IC. Mientras que, en los pasados sesenta años han cambiado drásticamente,
la complejidad, el tamaño, la construcción, y la forma general del CPU,
es notable que el diseño y el funcionamiento básico no ha cambiado
demasiado. Casi todos los CPU comunes de hoy se pueden describir con
precisión como máquinas de programa almacenado de von Neumann. A medida que la ya mencionada ley del Moore continúa manteniéndose
verdadera, se han presentado preocupaciones sobre los límites de la
tecnología de transistor del circuito integrado. La miniaturización
extrema de puertas electrónicas está causando los efectos de fenómenos
que se vuelven mucho más significativos, como la electromigración, y el subumbral de pérdida.
Estas más nuevas preocupaciones están entre los muchos factores que
hacen a investigadores estudiar nuevos métodos de computación como la computadora cuántica, así como ampliar el uso de paralelismo, y otros métodos que extienden la utilidad del modelo clásico de von Neumann.
Operación del CPU
La operación fundamental de la mayoría de los CPU, es ejecutar una secuencia de instrucciones almacenadas llamadas "programa". El programa es representado por una serie de números que se mantentienen en una cierta clase de memoria de computador. Hay cuatro pasos que casi todos los CPU de arquitectura de von Neumann usan en su operación: fetch, decode, execute, y writeback, (leer, decodificar, ejecutar, y escribir).
El primer paso, leer (fetch), implica el recuperar una instrucción,
(que es representada por un número o una secuencia de números), de la
memoria de programa. La localización en la memoria del programa es
determinada por un contador de programa
(PC), que almacena un número que identifica la posición actual en el
programa. En otras palabras, el contador de programa indica al CPU, el
lugar de la instrucción en el programa actual. Después de que se lee una
instrucción, el Contador de Programa es incrementado por la longitud de
la palabra de instrucción en términos de unidades de memoria.
Frecuentemente la instrucción a ser leída debe ser recuperada de
memoria relativamente lenta, haciendo detener al CPU mientras espera que
la instrucción sea retornada. Este problema es tratado en procesadores
modernos en gran parte por los cachés y las arquitecturas pipeline (ver abajo).
La instrucción que el CPU lee desde la memoria es usada para determinar qué deberá hacer el CPU. En el paso de decodificación,
la instrucción es dividida en partes que tienen significado para otras
unidades del CPU. La manera en que el valor de la instrucción numérica
es interpretado está definida por la arquitectura del conjunto de instrucciones (el ISA) del CPU. A menudo, un grupo de números en la instrucción, llamados opcode,
indica qué operación realizar. Las partes restantes del número
usualmente proporcionan información requerida para esa instrucción, como
por ejemplo, operandos para una operación de adición.
Tales operandos se pueden dar como un valor constante (llamado valor
inmediato), o como un lugar para localizar un valor, que según lo
determinado por algún modo de dirección, puede ser un registro o una dirección de memoria.
En diseños más viejos las unidades del CPU responsables de decodificar
la instrucción eran dispositivos de hardware fijos. Sin embargo, en CPUs
e ISAs más abstractos y complicados, es frecuentemente usado un microprograma
para ayudar a traducir instrucciones en varias señales de configuración
para el CPU. Este microprograma es a veces reescribible de tal manera
que puede ser modificado para cambiar la manera en que el CPU decodifica
instrucciones incluso después de que haya sido fabricado.
Después de los pasos de lectura y decodificación, es llevado a cabo el paso de la ejecución
de la instrucción. Durante este paso, varias unidades del CPU son
conectadas de tal manera que ellas pueden realizar la operación deseada.
Si, por ejemplo, una operación de adición fue solicitada, una unidad aritmético lógica (ALU)
será conectada a un conjunto de entradas y un conjunto de salidas. Las
entradas proporcionan los números a ser sumados, y las salidas
contendrán la suma final. La ALU contiene la circuitería para realizar
operaciones simples de aritmética y lógica en las entradas, como adición
y operaciones de bits (bitwise).
Si la operación de adición produce un resultado demasiado grande para
poder ser manejado por el CPU, también puede ser ajustada una bandera
(flag) de desbordamiento aritmético localizada en un registro de banderas (ver abajo la sección sobre rango de números enteros).
El paso final, la escritura (writeback), simplemente "escribe"
los resultados del paso de ejecución a una cierta forma de memoria. Muy
a menudo, los resultados son escritos a algún registro interno del CPU
para acceso rápido por subsecuentes instrucciones. En otros casos los
resultados pueden ser escritos a una memoria principal
más lenta pero más barata y más grande. Algunos tipos de instrucciones
manipulan el contador de programa en lugar de directamente producir
datos de resultado. Éstas son llamadas generalmente "saltos" (jumps) y
facilitan comportamientos como bucles (loops), la ejecución condicional de programas (con el uso de saltos condicionales), y funciones en programas.
Muchas instrucciones también cambiarán el estado de dígitos en un
registro de "banderas". Estas banderas pueden ser usadas para
influenciar cómo se comporta un programa, puesto que a menudo indican el
resultado de varias operaciones. Por ejemplo, un tipo de instrucción de
"comparación" considera dos valores y fija un número, en el registro de
banderas, de acuerdo a cuál es el mayor. Entonces, esta bandera puede
ser usada por una posterior instrucción de salto para determinar el
flujo de programa.
Después de la ejecución de la instrucción y la escritura de los datos
resultantes, el proceso entero se repite con el siguiente ciclo de
instrucción, normalmente leyendo la siguiente instrucción en secuencia
debido al valor incrementado en el contador de programa. Si la
instrucción completada era un salto, el contador de programa será
modificado para contener la dirección de la instrucción a la cual se
saltó, y la ejecución del programa continúa normalmente. En CPUs más
complejos que el descrito aquí, múltiples instrucciones pueden ser
leídas, decodificadas, y ejecutadas simultáneamente. Esta sección
describe lo que es referido generalmente como el "entubado RISC clásico"
(Classic RISC pipeline), que de hecho es bastante común entre los CPU
simples usados en muchos dispositivos electrónicos, a menudo llamados microcontroladores.
Diseño e implementación
| Prerrequisitos | |
|---|---|
| Arquitectura informática | |
| Circuitos digitales | |
Rango de enteros
La manera en que un CPU representa los números es una opción de diseño que afecta las más básicas formas en que el dispositivo funciona. Algunas de las primeras calculadoras digitales usaron, para representar números internamente, un modelo eléctrico del sistema de numeración decimal común (base diez). Algunas otras computadoras han usado sistemas de numeración más exóticos como el ternario (base tres). Casi todos los CPU modernos representan los números en forma binaria, en donde cada dígito es representado por una cierta cantidad física de dos valores, como un voltaje "alto" o "bajo".
Con la representación numérica están relacionados el tamaño y la
precisión de los números que un CPU puede representar. En el caso de un
CPU binario, un bit
se refiere a una posición significativa en los números con que trabaja
un CPU. El número de bits (o de posiciones numéricas, o dígitos) que un
CPU usa para representar los números, a menudo se llama "tamaño de la
palabra", "ancho de bits", "ancho de ruta de datos", o "precisión del
número entero" cuando se ocupa estrictamente de números enteros (en
oposición a números de coma flotante). Este número difiere entre las
arquitecturas, y a menudo dentro de diferentes unidades del mismo CPU.
Por ejemplo, un CPU de 8 bits maneja un rango de números que pueden ser
representados por ocho dígitos binarios, cada dígito teniendo dos
valores posibles, y en combinación los 8 bits teniendo 28 ó
256 números discretos. En efecto, el tamaño del número entero fija un
límite de hardware en el rango de números enteros que el software corre y
que el CPU puede usar directamente. El rango del número entero también puede afectar el número de posiciones en memoria que el CPU puede direccionar
(localizar). Por ejemplo, si un CPU binario utiliza 32 bits para
representar una dirección de memoria, y cada dirección de memoria
representa a un octeto (8 bits), la cantidad máxima de memoria que el CPU puede direccionar es 232 octetos, o 4 GB. Ésta es una vista muy simple del espacio de dirección del CPU, y muchos diseños modernos usan métodos de dirección mucho más complejos como paginación para localizar más memoria que su rango entero permitiría con un espacio de dirección plano.
Niveles más altos del rango de números enteros requieren más
estructuras para manejar los dígitos adicionales, y por lo tanto, más
complejidad, tamaño, uso de energía, y generalmente costo. Por ello, no
es del todo infrecuente, ver microcontroladores
de 4 y 8 bits usados en aplicaciones modernas, aun cuando están
disponibles CPU con un rango mucho más alto (de 16, 32, 64, e incluso
128 bits). Los microcontroladores más simples son generalmente más
baratos, usan menos energía, y por lo tanto disipan menos calor. Todo
esto pueden ser consideraciones de diseño importantes para los
dispositivos electrónicos. Sin embargo, en aplicaciones del extremo
alto, los beneficios producidos por el rango adicional, (más a menudo el
espacio de dirección adicional), son más significativos y con
frecuencia afectan las opciones del diseño. Para ganar algunas de las
ventajas proporcionadas por las longitudes de bits tanto más bajas, como
más altas, muchas CPUs están diseñadas con anchos de bit diferentes
para diferentes unidades del dispositivo. Por ejemplo, el IBM System/370 usó un CPU que fue sobre todo de 32 bits, pero usó precisión de 128 bits dentro de sus unidades de coma flotante
para facilitar mayor exactitud y rango de números de coma flotante.
Muchos diseños posteriores de CPU usan una mezcla de ancho de bits
similar, especialmente cuando el procesador está diseñado para usos de
propósito general donde se requiere un razonable equilibrio entre la
capacidad de números enteros y de coma flotante.
Frecuencia de reloj
La mayoría de los CPU, y de hecho, la mayoría de los dispositivos de lógica secuencial, son de naturaleza síncrona. Es decir, están diseñados y operan en función de una señal de sincronización. Esta señal, conocida como señal de reloj, usualmente toma la forma de una onda cuadrada
periódica. Calculando el tiempo máximo en que las señales eléctricas
pueden moverse en las varias bifurcaciones de los muchos circuitos de un
CPU, los diseñadores pueden seleccionar un período apropiado para la señal del reloj. Este período debe ser más largo que la cantidad de tiempo que toma a
una señal moverse, o propagarse en el peor de los casos. Al fijar el
período del reloj a un valor bastante mayor sobre el retardo de la
propagación del peor caso, es posible diseñar todo el CPU y la manera
que mueve los datos alrededor de los "bordes" de la subida y bajada de
la señal del reloj. Esto tiene la ventaja de simplificar el CPU
significativamente, tanto en una perspectiva de diseño, como en una
perspectiva de cantidad de componentes. Sin embargo, esto también tiene
la desventaja que todo el CPU debe esperar por sus elementos más lentos,
aun cuando algunas unidades de la misma son mucho más rápidas. Esta
limitación ha sido compensada en gran parte por varios métodos de
aumentar el paralelismo del CPU (ver abajo).
Sin embargo, las mejoras arquitectónicas por sí solas, no solucionan
todas las desventajas de CPUs globalmente síncronas. Por ejemplo, una
señal de reloj está sujeta a los retardos de cualquier otra señal
eléctrica. Velocidades de reloj más altas en CPUs cada vez más complejas
hacen más difícil de mantener la señal del reloj en fase (sincronizada)
a través de toda la unidad. Esto ha conducido que muchos CPU modernos
requieran que se les proporcione múltiples señales de reloj idénticas,
para evitar retardar una sola señal lo suficiente como para hacer al CPU
funcionar incorrectamente. Otro importante problema cuando la velocidad
del reloj aumenta dramáticamente, es la cantidad de calor que es
disipado por el CPU. La señal del reloj cambia constantemente,
provocando la conmutación de muchos componentes (cambio de estado) sin
importar si están siendo usados en ese momento. En general, un
componente que está cambiando de estado, usa más energía que un elemento
en un estado estático. Por lo tanto, a medida que la velocidad del
reloj aumenta, así lo hace también la disipación de calor, causando que
el CPU requiera soluciones de enfriamiento más efectivas.
Un método de tratar la conmutación de componentes innecesarios se llama el clock gating,
que implica apagar la señal del reloj a los componentes innecesarios,
efectivamente desactivándolos. Sin embargo, esto es frecuentemente
considerado como difícil de implementar y por lo tanto no ve uso común
afuera de diseños de muy baja potencia.
Otro método de tratar algunos de los problemas de una señal global de
reloj es la completa remoción de la misma. Mientras que quitar la señal
global del reloj hace, de muchas maneras, considerablemente más complejo
el proceso del diseño, en comparación con diseños síncronos similares,
los diseños asincrónicos (o sin reloj) tienen marcadas ventajas en el
consumo de energía y la disipación de calor. Aunque algo infrecuente,
CPUs completas se han construido sin utilizar una señal global de reloj.
Dos notables ejemplos de esto son el AMULET, que implementa la arquitectura del ARM, y el MiniMIPS, compatible con el MIPS
R3000. En lugar de remover totalmente la señal del reloj, algunos
diseños de CPU permiten a ciertas unidades del dispositivo ser
asincrónicas, como por ejemplo, usar ALUs
asincrónicas en conjunción con pipelining superescalar para alcanzar
algunas ganancias en el desempeño aritmético. Mientras que no está
completamente claro si los diseños totalmente asincrónicos pueden
desempeñarse a un nivel comparable o mejor que sus contrapartes
síncronas, es evidente que por lo menos sobresalen en las más simples
operaciones matemáticas. Esto, combinado con sus excelentes
características de consumo de energía y disipación de calor, los hace
muy adecuados para sistemas embebidos.
Paralelismo
La descripción de la operación básica de un CPU ofrecida en la
sección anterior describe la forma más simple que puede tomar un CPU.
Este tipo de CPU, usualmente referido como subescalar, opera sobre y ejecuta una sola instrucción con una o dos piezas de datos a la vez. Este proceso da lugar a una ineficacia inherente en CPUs
subescalares. Puesto que solamente una instrucción es ejecutada a la
vez, todo el CPU debe esperar que esa instrucción se complete antes de
proceder a la siguiente instrucción. Como resultado, el CPU subescalar
queda "paralizado" en instrucciones que toman más de un ciclo de reloj
para completar su ejecución. Incluso la adición de una segunda unidad de
ejecución (ver abajo) no mejora mucho el desempeño. En lugar de un
camino quedando congelado, ahora dos caminos se paralizan y aumenta el
número de transistores no usados. Este diseño, en donde los recursos de
ejecución del CPU pueden operar con solamente una instrucción a la vez,
solo puede, posiblemente, alcanzar el desempeño escalar (una
instrucción por ciclo de reloj). Sin embargo, el desempeño casi siempre
es subescalar (menos de una instrucción por ciclo).
Las tentativas de alcanzar un desempeño escalar y mejor, han
resultado en una variedad de metodologías de diseño que hacen
comportarse al CPU menos linealmente y más en paralelo. Cuando se
refiere al paralelismo en los CPU, generalmente son usados dos términos
para clasificar estas técnicas de diseño.
- El paralelismo a nivel de instrucción, en inglés Instruction Level Parallelism (ILP), busca aumentar la tasa en la cual las instrucciones son ejecutadas dentro de un CPU, es decir, aumentar la utilización de los recursos de ejecución en la pastilla
- El paralelismo a nivel de hilo de ejecución, en inglés thread level parallelism (TLP), que se propone incrementar el número de hilos (efectivamente programas individuales) que un CPU pueda ejecutar simultáneamente.
ILP: Entubado de instrucción y arquitectura superescalar
Uno de los más simples métodos usados para lograr incrementar el
paralelismo es comenzar los primeros pasos de leer y decodificar la
instrucción antes de que la instrucción anterior haya terminado de
ejecutarse. Ésta es la forma más simple de una técnica conocida como instruction pipelining
(entubado de instrucción), y es utilizada en casi todos los CPU de
propósito general modernos. Al dividir la ruta de ejecución en etapas
discretas, la tubería permite que más de una instrucción sea ejecutada
en cualquier tiempo. Esta separación puede ser comparada a una línea de
ensamblaje, en la cual una instrucción es hecha más completa en cada
etapa hasta que sale de la tubería de ejecución y es retirada.
Sin embargo, la tubería introduce la posibilidad de una situación
donde es necesario terminar el resultado de la operación anterior para
completar la operación siguiente; una condición llamada a menudo como
conflicto de dependencia de datos. Para hacer frente a esto, debe ser
tomado un cuidado adicional para comprobar estas clases de condiciones, y
si esto ocurre, se debe retrasar una porción de la tubería de
instrucción. Naturalmente, lograr esto requiere circuitería adicional,
los procesadores entubados son más complejos que los subescalares, pero
no mucho. Un procesador entubado puede llegar a ser casi completamente
escalar, solamente inhibido por las abruptas paradas de la tubería (una
instrucción durando más de un ciclo de reloj en una etapa).
Una mejora adicional sobre la idea del entubado de instrucción
(instruction pipelining) condujo al desarrollo de un método que
disminuye incluso más el tiempo ocioso de los componentes del CPU.
Diseños que se dice que son superescalares incluyen una larga tubería de
instrucción y múltiples unidades de ejecución idénticas. En una tubería
superescalar, múltiples instrucciones son leídas y pasadas a un
despachador, que decide si las instrucciones se pueden o no ejecutar en
paralelo (simultáneamente). De ser así, son despachadas a las unidades
de ejecución disponibles, dando por resultado la capacidad para que
varias instrucciones sean ejecutadas simultáneamente. En general, cuanto
más instrucciones un CPU superescalar es capaz de despachar
simultáneamente a las unidades de ejecución en espera, más instrucciones
serán completadas en un ciclo dado.
La mayor parte de la dificultad en el diseño de una arquitectura
superescalar de CPU descansa en crear un despachador eficaz. El
despachador necesita poder determinar rápida y correctamente si las
instrucciones pueden ejecutarse en paralelo, tan bien como despacharlas
de una manera que mantenga ocupadas tantas unidades de ejecución como
sea posible. Esto requiere que la tubería de instrucción sea llenada tan
a menudo como sea posible y se incrementa la necesidad, en las
arquitecturas superescalares, de cantidades significativas de caché de CPU. Esto también crea técnicas para evitar peligros como la predicción de bifurcación, ejecución especulativa, y la ejecución fuera de orden, cruciales para mantener altos niveles de desempeño.
- La predicción de bifurcación procura predecir qué rama (o trayectoria) tomará una instrucción condicional, el CPU puede minimizar el número de tiempos que toda la tubería debe esperar hasta que sea completada una instrucción condicional.
- La ejecución especulativa frecuentemente proporciona aumentos modestos del desempeño al ejecutar las porciones de código que pueden o no ser necesarias después de que una operación condicional termine.
- La ejecución fuera de orden cambia en algún grado el orden en el cual son ejecutadas las instrucciones para reducir retardos debido a las dependencias de los datos.
En el caso donde una porción del CPU es superescalar y una parte no
lo es, la parte que no es superescalar sufre en el desempeño debido a
las paradas de horario. El Intel Pentium
original (P5) tenía dos ALUs superescalares que podían aceptar, cada
una, una instrucción por ciclo de reloj, pero su FPU no podía aceptar
una instrucción por ciclo de reloj. Así el P5 era superescalar en la
parte de números enteros pero no era superescalar de números de coma (o
punto [decimal]) flotante. El sucesor a la arquitectura del Pentium de
Intel, el P6,
agregó capacidades superescalares a sus funciones de coma flotante, y
por lo tanto produjo un significativo aumento en el desempeño de este
tipo de instrucciones. El entubado simple y el diseño superescalar aumentan el ILP de un CPU
al permitir a un solo procesador completar la ejecución de
instrucciones en ratios que sobrepasan una instrucción por ciclo (IPC).
La mayoría de los modernos diseños de CPU son por lo menos algo
superescalares, y en la última década, casi todos los diseños de CPU de
propósito general son superescalares. En los últimos años algo del
énfasis en el diseño de computadores de alto ILP se ha movido del
hardware del CPU hacia su interface de software, o ISA. La estrategia de
la muy larga palabra de instrucción,
very long instruction word (VLIW), causa a algún ILP a ser implícito
directamente por el software, reduciendo la cantidad de trabajo que el
CPU debe realizar para darle un empuje significativo al ILP y por lo
tanto reducir la complejidad del diseño.
TLP: ejecución simultánea de hilos
Otra estrategia comúnmente usada para aumentar el paralelismo de los CPU es incluir la habilidad de correr múltiples hilos
(programas) al mismo tiempo. En general, CPUs con alto TLP han estado
en uso por mucho más tiempo que los de alto ILP. Muchos de los diseños
en los que Seymour Cray fue pionero durante el final de los años 1970 y los años 1980
se concentraron en el TLP como su método primario de facilitar enormes
capacidades de computación (para su tiempo). De hecho, el TLP, en la
forma de mejoras en múltiples hilos de ejecución, estuvo en uso tan
temprano como desde los años 1950. En el contexto de diseño de procesadores individuales, las dos metodologías principales usadas para lograr el TLP son, multiprocesamiento a nivel de chip, en inglés chip-level multiprocessing (CMP), y el multihilado simultáneo,
en inglés simultaneous multithreading (SMT). En un alto nivel, es muy
común construir computadores con múltiples CPU totalmente independientes
en arreglos como multiprocesamiento simétrico (symmetric multiprocessing (SMP)) y acceso de memoria no uniforme (Non-Uniform Memory Access (NUMA)).
Aunque son usados medios muy diferentes, todas estas técnicas logran la
misma meta: incrementar el número de hilos que el CPU(s) puede correr
en paralelo.
Los métodos de paralelismo CMP y de SMP son similares uno del otro y
lo más directo. Éstos implican algo más conceptual que la utilización de
dos o más CPU completos y CPU independientes. En el caso del CMP,
múltiples "núcleos" de procesador son incluidos en el mismo paquete, a
veces en el mismo circuito integrado.
Por otra parte, el SMP incluye múltiples paquetes independientes. NUMA
es algo similar al SMP pero usa un modelo de acceso a memoria no
uniforme. Esto es importante para los computadores con muchos CPU porque
el tiempo de acceso a la memoria, de cada procesador, es agotado
rápidamente con el modelo de memoria compartido del SMP, resultando en
un significativo retraso debido a los CPU esperando por la memoria. Por
lo tanto, NUMA es considerado un modelo mucho más escalable, permitiendo
con éxito que en un computador sean usados muchos más CPU que los que
pueda soportar de una manera factible el SMP. El SMT se diferencia en
algo de otras mejoras de TLP en que el primero procura duplicar tan
pocas porciones del CPU como sea posible. Mientras es considerada una
estrategia TLP, su implementación realmente se asemeja más a un diseño
superescalar, y de hecho es frecuentemente usado en microprocesadores
superescalares, como el POWER5
de IBM. En lugar de duplicar todo el CPU, los diseños SMT solamente
duplican las piezas necesarias para lectura, decodificación, y despacho
de instrucciones, así como cosas como los registros de propósito
general. Esto permite a un CPU SMT mantener sus unidades de ejecución
ocupadas más frecuentemente al proporcionarles las instrucciones desde
dos diferentes hilos de software. Una vez más esto es muy similar al
método superescalar del ILP, pero ejecuta simultáneamente instrucciones
de múltiples hilos en lugar de ejecutar concurrentemente múltiples
instrucciones del mismo hilo.
Procesadores vectoriales y el SIMD
Un menos común pero cada vez más importante paradigma de CPU (y de hecho, de computación en general) trata con vectores. Los procesadores de los que se ha hablado anteriormente son todos referidos como cierto tipo de dispositivo escalar.
Como implica su nombre, los procesadores vectoriales se ocupan de
múltiples piezas de datos en el contexto de una instrucción, esto
contrasta con los procesadores escalares, que tratan una pieza de dato
por cada instrucción. Estos dos esquemas de ocuparse de los datos son
generalmente referidos respectivamente como SISD (Single Instruction, Single Data|) (Simple Instrucción, Simple Dato) y SIMD
(Single Instruction, Multiple Data) (Simple Instrucción, Múltiples
Datos). La gran utilidad en crear CPUs que se ocupen de vectores de
datos radica en la optimización de tareas que tienden a requerir la
misma operación, por ejemplo, una suma, o un producto escalar, a ser realizado en un gran conjunto de datos. Algunos ejemplos clásicos de este tipo de tareas son las aplicaciones multimedia (imágenes, vídeo, y sonido), así como muchos tipos de tareas científicas
y de ingeniería. Mientras que un CPU escalar debe completar todo el
proceso de leer, decodificar, y ejecutar cada instrucción y valor en un
conjunto de datos, un CPU vectorial puede realizar una simple operación
en un comparativamente grande conjunto de datos con una sola
instrucción. Por supuesto, esto es solamente posible cuando la
aplicación tiende a requerir muchos pasos que apliquen una operación a
un conjunto grande de datos.
La mayoría de los primeros CPU vectoriales, como el Cray-1,
fueron asociados casi exclusivamente con aplicaciones de investigación
científica y criptografía. Sin embargo, a medida que la multimedia se
desplazó en gran parte a medios digitales, ha llegado a ser
significativa la necesidad de una cierta forma de SIMD en CPUs de
propósito general. Poco después de que comenzara a ser común incluir unidades de coma flotante
en procesadores de uso general, también comenzaron a aparecer
especificaciones e implementaciones de unidades de ejecución SIMD para
los CPU de uso general. Algunas de estas primeras especificaciones SIMD,
como el MMX
de Intel, fueron solamente para números enteros. Esto demostró ser un
impedimento significativo para algunos desarrolladores de software, ya
que muchas de las aplicaciones que se beneficiaban del SIMD trataban
sobre todo con números de coma flotante. Progresivamente, éstos primeros
diseños fueron refinados y rehechos en alguna de las comunes, modernas
especificaciones SIMD, que generalmente están asociadas a un ISA.
Algunos ejemplos modernos notables son el SSE de Intel y el AltiVec
relacionado con el PowerPC (también conocido como VMX).
No hay comentarios.:
Publicar un comentario